基于CPLD振动冲击存储测试系统的设计仪表

 刘立军

 （辽宁机电职业技术学院，辽宁丹东118009）

摘要：针对恶劣环境下的加速度、压力、温度等参数的测试要求，结合存储测试技术设计了基于CPLD振动冲击存储测试系统。该系统以CPLD为控制核心，控制整个系统的工作时序和工作状态，并且能够捕获弹体侵彻靶体过程的加速度信号，并将其转换后的数字信号存储在存储器中。在实际应用中，该系统具有采样率高、体积小、功耗低等优点。

关键词：CPLD；振动；冲击；存储测试

中图分类号：TP274文章编号：1006 - 2394（2016）05 - 0028 - 03

0  引言

 动态存储测试是指在对被测对象无影响或影响在允许范围之内的前提下，通过使用微型数据采集存储记录仪在被测信号处，实时实况完成信息的快速采集与记录，事后通过回收记录仪，由上位机处理和再现测试信息的一种动态测试技术。动态存储测试的主要技术特点是现场实时采集记录，事后回收记录仪器，通过处理将被测信息再现。实现动态参数存储测试的技术关键在于研制能够在被测环境内正常工作，适应被测对象的环境因子，对被测对象工作无影响或影响在允许范围内。存储测试系统的主要特点是能够在高温、高压、高冲击、高过载等恶劣环境下正常工作，并且能够对被测信号进行实时采集与存储记录。基于以上特点，本文设计了一种基于CPLD振动冲击存储测试系统，它可以在测试现场高速记录下相关信息，事后回收该采集系统，重新上电后通过计算机可以准确回现所记录的信息，同时整个系统要求满足微型化、低功耗的要求，用于满足野外实际测试的需要。

1  存储测试系统方案设计及工作过程分析

1.1  系统总体方案设计

 存储测试系统从模块设计方面来讲，主要由模拟调理电路、数字控制电路、计算机通信三部分组成。模拟调理电路主要是对输入的传感器信号进行放大和滤波；数字控制电路由CPLD构成，用于控制存储测试系统逻辑功能，包括信号的A/D转换、数据存储、电源管理、采样频率的选择、触发点位置等功能；计算机通信主要是CPLD控制逻辑时序和计算机接口对存储器的控制，并将存储的信息从存储器中读出。存储测试系统整体设计框图如图1所示。

1.2系统工作过程分析

 测试系统工作流程图如图2所示。根据测试情况的不同，先由计算机与存储测试系统相连，将触发电平、负延迟等信息写入测试系统中，写入完毕后系统进入低功耗状态。“上电”信号到来后系统开始进入循环采样状态，此后将待触发的存储测试系统放人被测对象的测试位置内。当存储测试系统记录下相关参数后，系统进入等待读数阶段，将存储测试系统从被测对象取出并将其与计算机连接读取测试数据，完毕后手动给系统“下电”使测试系统进入耗电极低的待机工作状态。

2存储测试系统的硬件电路设计

2.1  模拟调理电路设计

 存储测试系统在采样信号时需满足奈奎斯特定理的要求（f>2f h），在弹体侵彻混凝土靶振动冲击存储测试系统中，设计了以二阶压控电压源低通滤波器为模型的模拟低通滤波器如图3所示。

2.2  A/D转换模块设计

 存储测试系统选取AD7492来采样。AD7492是AD公司推出的12位高速、低功耗、逐次逼近式AD转换器，可在2.7~5.25 V的电压下工作，其数据通过率高达1 MS/s，它内含一个低噪声、宽频带的跟踪／保持放大器，可以处理高达10 MHz的宽频信号。AD7492很容易与控制芯片相连，并且它具有两种工作模式，高速采样模式和全部休眠或者部分休眠模式。当AD7492工作在高速采样模式下，转换信号CONVST在转换完成时被拉高；当AD7492工作在休眠模式时（低数据通过率）可以实现低功耗，输入信号是在CONVST转换信号下降沿时开始被采样，经过10 ns的保持时间，忙信号（BUSY信号）在转换开始时为高电平，当忙信号（BUSY信号）变为低电平时，数据转换结束，转换结果通过CS和RD信号从高速并口读取写入到存储器中。AD7492的电路连接关系及工作时序分别如图4、图5所示。

3存储测试系统在不同环境下的策略设计

 在振动冲击测试现场试验时，由于实际现场环境各不相同，这些因素就要求设计的振动冲击存储测试系统必须具有一定的智能性和通用性。例如存储测试系统采样频率是否可变、触发电平是否可以选择、有无负延时等特殊功能都要考虑到。因此对于振动冲击存储测试系统的通用性与智能性设计，在CPLD的程序设计中将待选的负延时、采样频率和触发电平设置好，在测试系统上电前通过计算机编程，根据测试现场的实际需要设置合适的负延时、采样频率和触发电平，使得振动冲击存储测试系统具有一定的通用性和智能性。图6为振动冲击存储测试系统根据不同的测试环境对电路编程的软件系统。

4存储测试系统软件设计原理

 用VHDL语言设计中心控制器CPLD的控制逻辑，逻辑流程图如图7所示。存储测试系统上电初始化以后即开始循环采样，当加速度传感器感应到超过触发电平的加速度信号时，给出触发信号，开始存储触发后传感器信号，存储器记满后，存储测试系统进入低功耗状态，等待计算机发读数指令将数据读出。

5数据存储显示模块设计

 计算机读数软件是用VB编程实现的可视化界面，可以将采集的数据以图形化的方式显示，并通过高速读数装置向振动冲击存储测试系统采集模块发送读数和复位等命令，振动冲击存储测试系统实时采集的正弦波数据波形如图8所示，图9为对正弦波形进行展开后的图形。从各波形图中可以看出，振动冲击存储测试系统所采集的波形在展开放大后无毛刺，能够很好地再现原始数据，可以实现对外界被测信号的采集。

6结束语

 采用CPLD为核心的振动冲击存储测试系统具有采样率高、体积小、功耗低的优点，由于整个系统的控制采用CPLD来实现，并可以依据现场的具体情况，对CPLD的内部配置进行修改并调试。该设计具有相当高的精度，适用于高速数据采集与传输场合。经过测试，该系统能够正常工作，达到了数据采集的要求，具有较高的工程实用价值。